6.34 指令流水线——习题课

考纲定位：计算机组成原理 · 第 6 章 中央处理器（6.34）｜重要度 ★★★★｜常见考法：计算题（流水线周期、吞吐率、加速比、CPI）、概念题（数据通路/超标量/超流水）


一句话核心：流水线题先画时空图，再套 T=(k+n−1)τ；概念题先分清“超流水线提频率、多发射提每周期指令数”

一、例题一

【2009年 题18】某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（A）。

A. 90ns　　B. 80ns　　C. 70ns　　D. 60ns

解析



考什么

- 四段流水线，各段耗时 90/80/70/60ns，求 CPU 时钟周期至少多少
- 流水线周期由最慢段决定（短板效应）

错因

- 取平均、取总和、取最快段
- 忘记流水线寄存器开销（题目忽略）
- 把“指令周期”与“时钟周期”混为一谈

模板

- 时钟周期 τ = max(各段延迟)（题目忽略段间寄存器时）
- 本题 τ = 90ns，答案 A

二、例题二

【2013年 题18】某CPU主频为$1.03GHz$，采用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐量为（**C**）。

A. 0.25×10^9 条指令/秒　　B. 0.97×10^9 条指令/秒　　C. 1.0×10^9 条指令/秒　　D. 1.03×10^9 条指令/秒


解析

在连续向流水线输入指令且执行过程未发生任何阻塞的情况下，一条m段流水线，执行n条指令所需的时钟周期数为：$m + (n - 1)$

4级指令流水线，执行100条指令需要的时钟周期数为：$4 + (100 - 1) = 103$

CPU主频为$1.03GHz$，可得时钟周期为：$(\frac{1}{1.03G})$（秒）

4级指令流水线，执行100条指令需要的时间为：$103 \times (\frac{1}{1.03G})$（秒）



吞吐量= $\frac{100}{103 \times \frac{1}{1.03G}} = 1.0 \times 10^9$ **条指令/秒**

考什么

- 四段流水线，主频 1.03GHz，执行 100 条指令，无阻塞，求吞吐率
- 启动/排空：n 条指令需要 (k+n−1) 个时钟周期

错因

- 直接用 n×τ，忘记启动/排空
- 用 k×n
- 吞吐率单位写错（指令/秒 vs 条/周期）


模板

- 时钟周期 T = 1/1.03GHz
- 总周期数 = 4 + (100−1) = 103
- 总时间 = 103T；吞吐率 = 100/(103T) ≈ 1.0×10^9 条/秒，答案 C

三、例题三

【2017年 题19】下列关于指令流水线数据通路的叙述中，错误的是（A）。
A. 包含生成控制信号的控制部件
B. 包含算术逻辑运算部件（ALU）
C. 包含通用寄存器组和取指部件
D. 由组合逻辑电路和时序逻辑电路组合而成

解析



在计算机硬件体系结构中，CPU通常被划分为两大部分：

- **数据通路**：负责数据的加工、处理和传送。从图中可以看到，数据通路包括PC、指令存储器、寄存器组、ALU、数据存储器以及流水线寄存器。
- **控制部件**：即图中的**控制器**，根据指令生成各种控制信号（如RegWrite、MemToReg等），用来指挥数据通路如何工作。

综上所述，**控制部件产生控制信号去“控制”数据通路，但控制部件本身不属于数据路通的一部分。**

考什么

- 指令流水线数据通路的组成
- 数据通路 vs 控制部件：控制信号生成不属于数据通路

错因

- 把控制部件算进数据通路
- 认为数据通路只有组合逻辑，忽略寄存器/时序逻辑
- 认为数据通路不包含寄存器组

模板

- 数据通路 = 操作元件 + 状态元件 + 连线；负责数据存储、传送、运算
- 控制部件负责产生控制信号，不属于数据通路
- 本题问“错误的是”，答案 A（包含生成控制信号的控制部件）

四、例题四

【2017年 题17】下列关于超标量流水线特性的叙述中，正确的是（C）。

I. 能缩短流水线功能段的处理时间　　超流水线的特性

II. 能在一个时钟周期内同时发射多条指令

III. 能结合动态调度技术提高指令执行并行性　　超标量流水线（动态多发射）的特性

A. 仅II　　B. 仅I、III　　C. 仅II、III　　D. I、II和III

解析

☐ **多发射技术**：借鉴了工业流水线的产能提升思路，通过复制处理器内部的关键功能部件（如增加指令译码逻辑、寄存器组的端口数量、运算器、数据旁路的数量等），使指令流水线的各个功能段能够同时处理多条指令，进而使处理器可以在单个时钟周期内，将多条指令发射到指令流水线中并行执行。

➢ 这会引起更多的相关性问题，相应地，由其导致的冲突（冒险）问题则更难处理。

✓ **静态多发射**：依靠编译器在编译时解决冲突并打包指令（如将多条不相关的指令打包成一个超长指令字）。硬件结构简单但不负责冲突处理，代码跨平台运行通常需要重新编译。

✓ **动态多发射（超标量）**：依靠硬件在执行阶段动态处理冲突。尽管也需要编译器对程序进行高效调度，但即便编译器不处理，程序仍能在指令流水线中正确运行，兼容性更强。

考什么

- 超标量 vs 超流水线 vs 动态调度
- 超流水线：缩短功能段处理时间/增加段数；超标量：一个时钟周期发射多条指令；动态调度：提高并行性

错因

- 把“缩短功能段处理时间”当成超标量
- 把“一个时钟周期发射多条指令”当成超流水线
- 认为超标量不需要动态调度/相关处理

模板

- 超流水线：提频率，CPI≈1
- 超标量（多发射）：提每周期指令数，CPI<1
- 动态调度：乱序执行/重命名，提高并行性
- 本题正确项为 II、III，答案 C

五、例题五

【2012年 题44】某16位计算机中，有符号整数用补码表示，数据Cache和指令Cache分离。右表给出了指令系统中的部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，（x）表示寄存器x或存储单元x的内容。该计算机采用5段流水方式执行指令，各流水段分别是取指（IF）、译码/读寄存器（ID）、执行/计算有效地址（EX）、访问存储器（M）和结果写回寄存器（WB），流水线采用“按序发射、按序完成”方式，未采用转发技术处理数据相关，且同一寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题：

名　称	指令的汇编格式	指令功能
加法指令	ADD Rs, Rd	(Rs) + (Rd) → Rd
算术/逻辑左移	SHL Rd	2*(Rd) → Rd
算术右移	SHR Rd	(Rd)/2 → Rd
取数指令	LOAD Rd, mem	(mem) → Rd
存数指令	STORE Rs, mem	(Rs) → mem

（1）若int型变量x的值为-513，存放在寄存器R1中，则执行“SHR R1”后，R1中的内容是多少（用十六进制表示）？

（2）若在某个时间段中，有连续的4条指令进入流水线，在其执行过程中未发生任何阻塞，则执行这4条指令所需的时钟周期数为多少？

（3）若高级语言程序中某赋值语句为x=a+b，x、a和b均为int型变量，它们的存储单元地址分别表示为[x]、[a]和[b]。该语句对应的指令序列机器在指令流中的执行过程如下所示。

```
I1  LOAD   R1, [a]
I2  LOAD   R2, [b]
I3  ADD    R1, R2
I4  STORE  R2, [x]
```

指令＼时钟	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I1	IF	ID	EX	M	WB									
I2		IF	ID	EX	M	WB								
I3			IF				ID	EX	M	WB				
I4							IF				ID	EX	M	WB

则这4条指令执行过程中I3的ID段和I4的IF段被阻塞的原因各是什么？

（4）若高级语言程序中某赋值语句为x=x*2+a，x和a均为unsigned int类型变量，它们的存储单元地址分别表示为[x]、[a]，则执行这条语句至少需要多少个时钟周期？要求模仿上图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。

考什么

- 五段流水线执行一段指令，求寄存器值、时钟周期数、阻塞原因
- 数据相关（RAW）、load-use、控制相关对流水线的影响

错因

- 忘记取指/写回阶段，少算周期
- 把 load-use 当成普通 ALU 相关，漏停一拍
- 把控制相关与数据相关混为一谈
- 没有按“指令推进表”逐拍分析

模板

1. 画五段流水线时空图，标出每条指令的 IF/ID/EX/MEM/WB
2. 标出 RAW：后读 ∩ 前写；load-use 看是否紧邻
3. 有转发时：ALU 相关通常不停；load-use 停 1 拍
4. 控制相关：分支判断在哪段，决定冲刷/停顿几拍
5. 统计总周期数与寄存器最终值

第三问

【2012年 题44】某16位计算机中，有符号整数用补码表示，数据Cache和指令Cache分离。右表给出了指令系统中的部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，（x）表示寄存器x或存储单元x的内容。

名　称	指令的汇编格式	指令功能
加法指令	ADD Rs, Rd	(Rs) + (Rd) → Rd
算术/逻辑左移	SHL Rd	2*(Rd) → Rd
算术右移	SHR Rd	(Rd)/2 → Rd
取数指令	LOAD Rd, mem	(mem) → Rd
存数指令	STORE Rs, mem	(Rs) → mem

该计算机采用5段流水方式执行指令，各流水段分别是取指（IF）、译码/读寄存器（ID）、执行/计算有效地址（EX）、访问存储器（M）和结果写回寄存器（WB），流水线采用“按序发射、按序完成”方式，未采用转发技术处理数据相关，且同一寄存器的读和写操作不能在同一个时钟周期内进行。

请回答下列问题：**本题与课堂教学给定条件不同，因此ID段与WB段的数据相关也必须插入气泡，因此多插入1个气泡。**

（3）若高级语言程序中某赋值语句为x=a+b，x、a和b均为int型变量，它们的存储单元地址分别表示为[x]、[a]和[b]。该语句对应的指令序列机器在指令流中的执行过程如下所示。

```
I1  LOAD   R1, [a]    (a) → R1
I2  LOAD   R2, [b]    (b) → R2
I3  ADD    R1, R2     (R1) + (R2) → R2
I4  STORE  R2, [x]    (R2) → x
```

指令 \ 时钟	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I1	IF	ID	EX	M	WB									
I2		IF	ID	EX	M	WB								
I3			IF	nop	nop	nop	ID	EX	M	WB				
I4							IF	nop	nop	nop	ID	EX	M	WB

则这4条指令执行过程中I3的ID段和I4的IF段被阻塞的原因各是什么？

解析

因为I4的前一条指令I3的ID段阻塞，所以I4的IF段被相应阻塞。

I3与I1存在RAW相关
I3与I2也存在RAW相关

- 需要等到I1和I2将结果写回寄存器后，I3才能读寄存器内容。
- 这需要将I3的ID段阻塞，具体做法是在流水线中插入3个气泡（nop）。

I4与I3存在RAW相关

- 需要等到I3将结果写回寄存器后，I4才能读寄存器内容。
- 这需要将I4的ID段阻塞，具体做法是在流水线中插入3个气泡（nop）。

```
I1  LOAD   R1, [a]    (a) → R1
I2  LOAD   R2, [b]    (b) → R2
I3  ADD    R1, R2     (R1) + (R2) → R2
I4  STORE  R2, [x]    (R2) → x
```

因为I4的前一条指令I3的ID段阻塞，所以I4的IF段被相应阻塞。

- 需要等到I1和I2将结果写回寄存器后，I3才能读寄存器内容。
- 这需要将I3的ID段阻塞，具体做法是在流水线中插入3个气泡（nop）。

时钟周期	IF段	ID段	EX段	MEM段	WB段
1	LOAD R1, [a]				
2	LOAD R2, [b]	LOAD R1, [a]			
3	ADD R1, R2	LOAD R2, [b]	LOAD R1, [a]		
4	STORE R2, [x]	ADD R1, R2	LOAD R2, [b]	LOAD R1, [a]	
5	STORE R2, [x]	ADD R1, R2	nop	LOAD R2, [b]	LOAD R1, [a]
6	STORE R2, [x]	ADD R1, R2	nop	nop	LOAD R2, [b]
7	STORE R2, [x]	ADD R1, R2	nop	nop	nop
8		STORE R2, [x]	ADD R1, R2	nop	nop
9		STORE R2, [x]	nop	ADD R1, R2	nop
10		STORE R2, [x]	nop	nop	ADD R1, R2
11		STORE R2, [x]	nop	nop	nop
12			STORE R2, [x]	nop	nop
13				STORE R2, [x]	nop
14					STORE R2, [x]

与I3的ID段阻塞的原因类似，但题目未问。

第四问

【2012年 题44】某16位计算机中，有符号整数用补码表示，数据Cache和指令Cache分离。右表给出了指令系统中的部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，（x）表示寄存器x或存储单元x的内容。
该计算机采用5段流水方式执行指令，各流水段分别是取指（IF）、译码/读寄存器（ID）、执行/计算有效地址（EX）、访问存储器（M）和结果写回寄存器（WB），流水线采用“按序发射、按序完成”方式，未采用转发技术处理数据相关，且同一寄存器的读和写操作不能在同一个时钟周期内进行。

名　称	指令的汇编格式	指令功能
加法指令	ADD Rs, Rd	(Rs) + (Rd) → Rd
算术/逻辑左移	SHL Rd	2*(Rd) → Rd
算术右移	SHR Rd	(Rd)/2 → Rd
取数指令	LOAD Rd, mem	(mem) → Rd
存数指令	STORE Rs, mem	(Rs) → mem

请回答下列问题：**本题与课堂教学给定条件不同，因此ID段与WB段的数据相关也必须插入气泡，因此多插入1个气泡。**

（4）若高级语言程序中某赋值语句为x=x*2+a，x和a均为unsigned int类型变量，它们的存储单元地址分别表示为[x]、[a]，则执行这条语句至少需要多少个时钟周期？要求模仿上图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。

解析

I1	LOAD R1，[x]	(x) → R1
I2	LOAD R2，[a]	(a) → R2
I3	ADD R1，R1 // 或者 SHL R1	(R1) + (R1) → R1
I4	ADD R1，R2	(R1) + (R2) → R2
I5	STORE R2，[x]	(R2) → x

- I3与I1存在RAW相关
- I4与I2存在RAW相关（但不存在冲突），I4与I3存在RAW相关
- I5与I4存在RAW相关

指令＼时钟	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
I1	IF	ID	EX	M	WB												
I2		IF	ID	EX	M	WB											
I3			IF	nop	nop	ID	EX	M	WB								
I4						IF	nop	nop	nop	ID	EX	M	WB				
I5										IF	nop	nop	nop	ID	EX	M	WB

时钟周期	IF段	ID段	EX段	MEM段	WB段
1	LOAD R1，[x]				
2	LOAD R2，[a]	LOAD R1，[x]			
3	ADD R1，R1	LOAD R2，[a]	LOAD R1，[x]		
4	ADD R1，R2	ADD R1，R1	LOAD R2，[a]	LOAD R1，[x]	
5	ADD R1，R2	ADD R1，R1	nop	LOAD R2，[a]	LOAD R1，[x]
6	ADD R1，R2	ADD R1，R1	nop	nop	LOAD R2，[a]
7	STORE R2，[x]	ADD R1，R2	ADD R1，R1	nop	nop
8	STORE R2，[x]	ADD R1，R2	nop	ADD R1，R1	nop
9	STORE R2，[x]	ADD R1，R2	nop	nop	ADD R1，R1
10	STORE R2，[x]	ADD R1，R2	nop	nop	nop
11		STORE R2，[x]	ADD R1，R2	nop	nop
12		STORE R2，[x]	nop	ADD R1，R2	nop
13		STORE R2，[x]	nop	nop	ADD R1，R2
14		STORE R2，[x]	nop	nop	nop
15			STORE R2，[x]	nop	nop
16				STORE R2，[x]	nop
17					STORE R2，[x]

对答案时只看错因

- 先检查时空图是否画对，再检查阻塞拍数
- 不要逐字抄解答；把“哪条指令和哪条指令相关、为什么停”标出来

六、通用易错清单

1. 流水线周期 ≠ 各段平均；取最慢段
2. 总周期数忘记启动/排空：(k+n−1)
3. 吞吐率/加速比公式用错
4. 超流水线 vs 多发射概念混
5. load-use 必须停 1 拍（有转发也不例外）

6. 控制相关不是数据相关；分支预测错误要冲刷
7. CPI<1 靠多发射，不是超流水线

七、知识关联

- 前置：6.27 指令流水线——概述、6.28 指令流水线——数据通路、6.29 指令流水线——流水线冲突解决（结构与控制冲突的解决）、6.30 指令流水线——流水线冲突解决（数据冲突）、6.31 指令流水线——数据冲突的解决（插入气泡法）、6.32 指令流水线——数据冲突的解决（数据旁路法）、6.33 指令流水线——超流水线技术和多发射技术
- 全章导航：6.0 导航与术语